ADI(Analog Devices， Inc.)最新推出一款時鐘發(fā)生器－－AD9551，可在多標準網(wǎng)絡和通信基礎設施系統(tǒng)中簡化時鐘設計，并減少對振蕩器需求。AD9551 時鐘發(fā)生器采用一個新型的、由 ADI 公司設計的簡化架構(gòu)，它可以生成并轉(zhuǎn)換多倍精度的網(wǎng)絡時鐘頻率，使之能夠替換多達五個振蕩器。振蕩器支持前向糾錯 (FEC)、延時、切換及精確頻率生成功能等網(wǎng)絡交換機、路由器及線卡中重要的功能特性。

　　除節(jié)省電路板空間之外，相對于分立的振蕩器，AD9551 能提供更精密可靠的性能；同時有助于使不兼容標準的網(wǎng)絡輕松實現(xiàn)數(shù)據(jù)共享和轉(zhuǎn)換，減少了系統(tǒng)的開發(fā)時間及復雜度。

　　AD9551 時鐘發(fā)生器接收一或兩個參考輸入信號，并產(chǎn)生一或兩個輸出信號，這些信號通過1至63可編程系數(shù)協(xié)調(diào)的關聯(lián)，可將參考頻率精確地轉(zhuǎn)換為期望輸出頻率。內(nèi)部包含能夠進行單端或差分操作的輸入接收器與輸出驅(qū)動器。片上參考監(jiān)控和轉(zhuǎn)換電路在內(nèi)部對兩個參考進行同步，以防止其中一個參考 失效時在，輸出端出現(xiàn)相位擾動。

　　如果任一或兩個參考信號都失效，AD9551 仍可在輸出端保持無相位干擾的穩(wěn)定輸出信號。該器件依賴一個外部 26MHz 的晶振(標稱)和兩個級聯(lián)的小數(shù) N 分頻鎖相環(huán) (PLL) 中第一個的內(nèi)置數(shù)字補償晶振 (DCXO)，來為第二個 PLL 提供一個干凈的參考信號，并在萬一參考失效時保持輸出頻率。第二個小數(shù) N 分頻 PLL 使精準的輸出頻率能夠通過低相位噪聲調(diào)諧。AD9551 提供一個串行外圍接口 (SPI) 端口，及可選管腳的預設除法器數(shù)值來提供一個頻率比的分配，包括針對千兆以太網(wǎng) (644.53125MHz)、10G 以太網(wǎng) (625MHz)、SONET/SDH、光纖通道(657.421875MHz) 的所有標準速率以及業(yè)已成熟的前向糾錯 (FEC) 比率(15/14、239/237、239/238、255/237、255/238)。